FPGA 기반 DDS 신호 발생기의 Verilog 구현: 다중 파형 생성과 실시간 주파수 조절
소형화 가능한 DDS(Direct Digital Synthesis) 신호 발생기는 FPGA를 활용해 고정밀 파형을 실시간으로 생성하고 조작할 수 있는 핵심 장치다. 본 설계는 시스템 클럭 50MHz 기준 Cyclone IV FPGA에서 동작하며, 세 개의 물리적 버튼만으로 6가지 파형 전환 및 주파수 정밀 조절이 가능하다. 지원 파형은 사인파, 사각파, 삼각파, 톱니파, ASK(진폭편이변조), FSK(주 ...
5월 20일 21:39에 게시됨