PCIe 기반 고성능 데이터 전송에서의 채널 개념
다층 구조 속 채널의 의미와 역할
채널은 단순한 데이터 경로가 아니라, 하드웨어 계층 간 병렬성과 격리를 실현하는 핵심 요소다. 이는 물리적 연결, 논리적 전송 엔진, 그리고 응용 로직 사이에 존재하는 다층적 개념이다.
1. PCIe 물리 레이어: 신호 채널 (Lane)
위치: PCIe 인터페이스의 하드웨어 계층
구성: 차분 신호 쌍(각각의 레인)으로 구성되며, x1, x4, ...
6월 12일 22:21에 게시됨
FPGA 기반 FOC 전류 제어 루프 구현: Verilog 하드웨어 설계
FPGA에 모터 제어를 집어넣는 작업은 어렵지 않다. 이 글에서는 간소화된 FOC 전류 제어 루프 구현을 단계별로 분석하며, Verilog 코드가 하드웨어와 어떻게 상호작용하는지 살펴본다. 이 버전은 위치 루프나 속도 루프 없이 전류 폐루프 제어에만 집중하며, 빠른 응답이 필요한 상황에 적합하다.
먼저 RTL 구조를 살펴보자. 최상위 모듈은 AD7928의 샘플 데이터를 입력받 ...
6월 2일 19:34에 게시됨
FPGA 기반 DDS 신호 발생기의 Verilog 구현: 다중 파형 생성과 실시간 주파수 조절
소형화 가능한 DDS(Direct Digital Synthesis) 신호 발생기는 FPGA를 활용해 고정밀 파형을 실시간으로 생성하고 조작할 수 있는 핵심 장치다. 본 설계는 시스템 클럭 50MHz 기준 Cyclone IV FPGA에서 동작하며, 세 개의 물리적 버튼만으로 6가지 파형 전환 및 주파수 정밀 조절이 가능하다. 지원 파형은 사인파, 사각파, 삼각파, 톱니파, ASK(진폭편이변조), FSK(주 ...
5월 20일 12:39에 게시됨