I211 네트워크 컨트롤러의 PCI 장치 정보 및 레지스터 접근 방법
PCI Express 장치인 Intel I211 Ethernet Controller는 시스템 부팅 시 BIOS에 의해 자동으로 구성되며, 해당 장치의 BAR(Base Address Register)를 통해 메모리 매핑된 I/O 영역을 확인할 수 있다. I211의 경우 주로 BAR0을 사용하여 제어 레지스터 공간에 접근하며, 이 영역은 물리적 메모리 주소로 매핑되어 CPU에서 직접 읽고 쓸 수 있다.
PCI 장치의 구성 공간은 표 ...
7월 4일 23:44에 게시됨
Linux PCIe EPF 디바이스 생성 과정 분석
본 아티클에서는 kernel 5.15 버전을 기반으로 PCI endpoint function 디바이스의 생성 과정에 대해 설명한다. pci-epf-test 예제를 통해 주요 함수들의 동작 원리를 살펴본다.
먼저 pci_ep_cfs_init 함수부터 분석한다. 690-699 행에서 Configfs文件系统에 pci_ep 서브시스템을 생성한다. 701-718 행에서는 해당 서브시스템 아래에 functions와 controllers 두 개의 confi ...
6월 20일 22:29에 게시됨
PCIe 기반 고성능 데이터 전송에서의 채널 개념
다층 구조 속 채널의 의미와 역할
채널은 단순한 데이터 경로가 아니라, 하드웨어 계층 간 병렬성과 격리를 실현하는 핵심 요소다. 이는 물리적 연결, 논리적 전송 엔진, 그리고 응용 로직 사이에 존재하는 다층적 개념이다.
1. PCIe 물리 레이어: 신호 채널 (Lane)
위치: PCIe 인터페이스의 하드웨어 계층
구성: 차분 신호 쌍(각각의 레인)으로 구성되며, x1, x4, ...
6월 12일 22:21에 게시됨
PCIe Gen3 물리 계층 분석
개요PCIe Gen3 물리 계층의 핵심 특성과 동작 메커니즘을 살펴본다.속도 전환 메커니즘링크 훈련 초기에는 반드시 Gen1(2.5GT/s) 속도로 시작한다. 훈련 과정에서 양단 장치가 더 높은 속도 지원을 알리면(advertise), 상태 머신은 즉시 Recovery 상태로 전환하여 양측이 공동 지원하는 최고 속도로 협상한다.세대별 레인 속도는 다음과 같다:Gen1: 2.5GbpsGen2: 5GbpsGen3 ...
6월 4일 00:18에 게시됨